100 MeV 양성자가속기를 활용한 SRAM SEE(Static Random Access Memory Single Event Effect) 시험 연구

1. 서론

전세계적으로 우주산업 활성화가 진행됨에 따라 다양한 우주환경에서 필요한 전자부품들이 증가하고 있다[1]. 위성이 작동하는 우주환경은 지상의 환경과 여러 가지 면에서 다른데, 여러 차이점 중 가장 중요한 것이 바로 우주방사선이다. 반도체를 활용한 전자부품의 경우 재료적인 한계로 인해 방사선이 부품작동에 막대한 영향을 미친다[2].

우주방사선 환경으로는 자외선, X-선 등 고에너지 전자파와 수백 keV에서 수십 MeV에 이르는 전자와 이온으로 구성된 반알렌대, 그리고 수백 MeV 이상의 하전입자(양성자 85%, α입자 14%, 중이온 1%)로 구성된 우주선 등이 대표적이며, 이들 중 특히 반알렌대 및 우주선의 고에너지 하전입자는 반도체 등 우주 전자부품과 위성소재에 심각한 영향을 초래할 수 있다[3]. 이러한, 양성자, 중성자, 중이온 및 알파 입자와 같이 종류가 다양한 우주방사선은 반도체의 민감한 영역에 다양한 장애 또는 단일사건 효과를 유발하며 시스템에 원치 않는 영향을 발생시킬 수 있다[4].

단일사건효과(single event effect, SEE)는 고에너지 우주 입자가 위성 내부에 탑재된 전자 소자에 일시적인 문제를 발생시키는 현상을 의미한다[5]. 입사된 고에너지 입자는 자신의 에너지를 잃고 전자-정공쌍을 생성하는데, 이때 생성된 입자가 단위 거리당 이동하는 물질로 전달하는 에너지양을 LET(linear energy transfer)라고 하며, 입사하는 입자의 종류, 전하상태와 물질의 종류에 따라 달라지며 입자의 에너지에 따라 SEE가 발생하는 종류가 다양하다. 반도체 표면에서 외부로부터 고에너지 입사가 빈번히 생성이 되며, 전자-정공 쌍이 많아질 경우 공핍층에 걸린 전기장이 외부 영역에까지 영향을 미쳐 위성 주면 전하를 더욱 가속시키기 때문에 더 많은 전하가 위성에 모이게 되는 특성이 있다[6].

SEU(single event upset)는 반도체 내부로 침투한 고에너지 입자가 메모리를 구성하는 부분에 상태변화를 일으키는 현상이다[7]. 반도체 메모리의 종류는 매우 다양하나 우주에서 사용하는 부품은 주로 SRAM(static random access memory), flash, flop과 latch 등이 있다. SEU 경우 메모리의 기기 이상을 일으키는 비트 수에 따라 SBU(single-bit upset)와 MBU(multi-bit upsets)로 구분이 되어 있는데, SEU는 SEE 현상에서 위성운영에 관련하여 가장 일반적으로 많이 발생하는 현상이다[8].

다양한 범위의 LET를 가진 중이온 가속기를 사용한 latch-up 분석이 주로 사용되어 왔으나, 국내에서는 해당시험을 수행할 수 있는 중이온가속기가 현재 개발 중에 있다[9]. 해당 가속기가 우주시험에 활용되기까지는 아직 많은 연구가 필요하며, 우주산업 활성화에 맞추어 국내 기술로 접근 가능한 시험기술 연구 개발이 필수적이다.

본 연구는 100 MeV 양성자 가속기에서 확인가능한 SRAM의 SEU의 분석방법을 확립하고 결과를 획득하는 것이다. 이를 기반한 장비로 해외시험설비를 사용하기 전 사전 시험하는 프로세스를 제공하여 시험에 들어가는 기회비용을 줄일 수 있게 하려고 한다.

2. 재료 및 방법

사용한 메모리 부품은 (주)넷솔의 16 Mb Async. Fast Ram이다. 메모리의 구성은 Fig. 1과 같다. 시험부품의 로직은 일반적인 SRAM과 다르지 않으며, 우주용 소자설계기술이 적용되지 않은 제품이다. 해당 부품을 활용한 시험을 수행하여 상용부품의 접근 기회를 넓히고자 하였다.

Fig. 1. SRAM (S6R1616W1M) structure. SRAM, static random access memory.

Download Original Figure

메모리 분석장비는 Xilinx의 FPGA를 사용하여 single event effect 중 SEU을 관찰하기 위해 메모리의 read/write를 조절하여 시험장치를 구성하였다[10]. ㈜넷솔의 16 Mb SRAM를 보드에 장착하고 보드와 FPGA serial 케이블로 연결하여 필요한 전압과 결과를 동시에 전송가능한 시험장비를 구성하였다.

메모리에 기록된 정보의 변화를 관찰하기 위해 메모리 셀을 기준으로 전체에 “0” 또는 “1”을 기록 후 방사선을 조사하는 static 시험과 dynamic classic {↑(w0):↑(r0):↑(w1) :↑(r1)}를 활용한 dynamic 시험을 구성하였다. 이때, all “0”은 “0x0000”, all “1”은 “0xFFFF” 패턴을 이용하였다.

방사선원은 경주양성자가속기(korea multi-purpose accelerator complex, KOMAC)의 시험시설에서 100 MeV 양성자를 이용하였다. 저궤도 우주환경을 고려하여 10⁵의 fluence [/cm²] level부터 SEU 확인 실험을 수행하였다.

3. 결과

방사선 시험 장비는 경주양성자가속기 TR102에 Fig. 2와 같이 시험품을 설치하고, 초기작동 검사를 수행하였다. 메모리에 All “0” 또는 “1”의 패턴을 기록하고 같은 패턴을 읽어오는 시험을 반복하였다. 이때 발생하는 error 수는 0으로 DUT(device under test) 및 시험보드의 정상작동을 확인하였다.

Fig. 2. Image of device under test (DUT).

Download Original Figure

Fig. 3은 static 시험으로 수행된 패턴에 따른 단일사건효과(SEU) 발생 수를 나타냈다. 장치가 켜진 상태에서 all “0”을 기록한 결과와 all “1”을 기록하고 양성자가 조사되었을 때 10⁶의 fluence [/cm²] 영역에서부터 SEU가 관찰되었다. 이후 조사되는 양성자 입자수의 증가에 따라 SEU 발생빈도가 증가하는 것을 확인할 수 있다. “0”과 “1”의 차이는 order 단위에서 비슷하게 맞춰지는 결과를 확인하였다. 쓰여진 data에 의해 상대적으로 “1” pattern에서 취약해 보이는 것처럼 보이나, SRAM 작동원리를 이해하면 두 개 차이가 없음을 확인할 수 있다.

Fig. 3. SEU dynamic test results of SRAM. SEU, single event upset; SRAM, static random access memory.

Download Original Figure

SRAM은 Fig. 4와 같은 WL, BL, BL_bar의 3개의 라인이 존재한다. 데이터를 저장에 있어 BL wire의 신호변화가 생기면 “0”, BL_bar wire의 신호변화가 생기면 “1”을 저장하게 되는데, 읽어오는 과정 역시도 이 부분이 반영되어 있기 때문에 wire가 존재하는 확률과 양성자들과의 마주 칠 확률이 서로 반반인 메모리이므로 두 개의 값이 SEU 발생수가 크게 변화할 수 없다[11].

Fig. 4. SRAM structure. SRAM, static random access memory.

Download Original Figure

이러한 결과는 Fig. 5에서와 같이 누적된 방사선량에 따른 SEU 발생 수를 비교하여 확인할 수 있다. Fig. 5는 SRAM에서 발생한 SEU에 대해 물리적인 cell mapping을 구현한 것이다. Memory의 physical address를 확보하여 실제 SEU와의 연관을 통해 인접영역에 일어나는 변화를 확인하기 위하여 분석하였다. 메모리 소자에 WL, BL, BL-bar 정보를 바탕으로 SEU 발생 주소를 확인한 후 메모리 셀들을 2차원적으로 표현하였다. 검은 태두리로 보이는 것이 WL, BL, BL-bar의 정보이고 회색 바탕은 정상적인 cell, 빨간색 cell은 SEU가 발생한 영역을 나타내었다. 이때 조사한 빔의 fluence가 4.5 E+9 수준이다. Fig. 5(a)에서는 “0”의 SEU 발생 수로 1905가 확인되었고, Fig. 5(b)에서는 “1”의 발생 수로 1,948로가 확인되었다. 해당제품에서는 SEU가 인접하여도 2–3 cell 정도의 규모로 발생되고, 조사하는 면적과 상관없이 일정한 수준의 SEU가 발생한 것을 확인할 수 있다. 이러한 결과는 사용한 선원에 대한 차이이다[12]. ECSS에서 양성자를 이용한 SEU 시험은 500 MeV까지 권장하고 있다. 국내에서 활용할 수 있는 최대 에너지를 사용한 결과에도 2–3 cell 수준의 MBU이 관찰된 것으로 알 수 있다. 또한 LET 분석이 가능한 중이온선원의 경우 이보다 더 많은 수의 SEU가 관찰될 것이고 이때는 fluence를 조절해야 할 것이다.

Fig. 5. SEU mapping results of SRAM: (a) “0” write/read and (b) “1” write/read. SEU, single event upset; SRAM, static random access memory.

Download Original Figure

Fig. 6는 SRAM에 dynamic 시험을 수행한 SEU 결과이다. 계속적으로 write/read 반복됨에 따라 error 차이는 더 확대되는 결과를 확인하였다. 해당 표는 처음 조사한 선량을 바탕으로 축적된 선량에 따라 발생한 SEU를 나타내었다. 일반적으로 static test보다 dynamic test가 더 취약한 결과가 나오는 것이 알려져 있는데, 본 그룹의 시험에서도 비슷한 결과를 관찰

Fig. 6. SEU dynamic test results of SRAM. SEU, single event upset; SRAM, static random access memory.

Download Original Figure

하였다. 이러한 현상은 메모리에서 data를 읽어오는 static test와 달리 dynamic test에서는 data 값을 쓰는 action이 추가된 것에 기인한 것으로 확인하였다. 메모리구동 중에 BL, BL_bar line에 직접적으로 방사선이 전류의 흐름을 방해하면서 이러한 결과를 발생하였다. 특히 “0”이 저장되었을 때는 ground 전위가 연결되어 있고 “1” 저장되었을 때는 Vdd에 연결되면서 이러한 부분에 있어 “0”이 더 전위회복이 쉽게 이루어졌음을 확인하였다. 누적된 방사선으로 static, dynamic test 따라 SEU가 발생한 것을 관찰하였다[13].

4. 결론

본 연구는 국내 100 MeV 양성자가속기와 우주부품시험센터 우주전문시험시설기반을 활용하여 SRAM 부품의 SEU 검증 시험기술을 개발하였다. 양성자가속기에서 수행된 시험에서는 조사되는 양성자 입자수의 증가에 따라 SEU 발생빈도가 증가하는 것을 확인할 수 있다. SRAM 구동방식에 따라 “0”, “1”의 시험결과가 유사하게 나타났고, dynamic 시험이 더욱 더 민감한 SEU가 관찰되었다. 낮은 양성자 에너지에 따라 관찰할 수 있는 결과는 한정적이지만, 같은 분석 장비를 활용한 해외 LET 시험수행전 사전 데이터로 활용할 수 있다.

본 기술을 활용해 시험기술 국산화를 위해 가속에너지를 조절한 SEU 시험을 수행하고자 하며, 이는 국내에서 저 에너지 LET 시험기반을 확보할 수 있을 것이다. 향후 해당 시험을 체계화하여 우주산업화의 기반을 마련하고자 한다.